Integrált aktív-passzív keretrendszer a szubnanoszekundumos parazita és EMI csökkentéshez nagyfrekvenciás kereskedési hardverekben

Integrált aktív-passzív keretrendszer a szubnanoszekundumos parazita és EMI csökkentéshez nagyfrekvenciás kereskedési hardverekben

Ferenc Lengyel

2025. június

Absztrakt

A nagyfrekvenciás kereskedési (HFT) hardverek szubnanoszekundum alatti jelátvitelt igényelnek, azonban a hagyományos áramköri tervezést egyre inkább korlátozzák a parazita induktivitás/kapacitás és az elektromágneses interferencia (EMI), amelyek rontják a jel integritását és növelik a késleltetést. Ez a cikk egy integrált csökkentési keretrendszert mutat be, amely szinergikusan ötvöz nyolc fejlett technikát: negatív induktivitás-befecskendezés a kondenzátorok parazitájának kompenzálására [1], hibrid SiC-modul csomagolás az ultraalacsony hurok induktivitás érdekében [2], aperiodikus nagy impedanciájú felületek (A-HIS) az egyidejű kapcsolási zaj és a hamis rezonanciák elnyomására [3], induktivitás-semlegesítő tekercselések kompakt, nagy csillapítású szűrőkhöz [4], aktív negatív kapacitású áramkörök analóg front-endekben [5], via-stub rezonancia optimalizálás többrétegű NYÁK-okban [6], elosztott EMI szűrőhálózatok [7], valamint konverter-in-package architektúrák lokalizált gate-driver szűréssel [8]. Egységes elrendezési irányelveket dolgozunk ki és kompromisszumelemzéseket végzünk az ultraalacsony késleltetésű alkalmazásokhoz. Teljes hullámú elektromágneses szimulációk és vegyes jelű időtartomány-elemzések – S-paraméter-kivonással, EMI spektrum-letapogatással és tranziens késleltetés mérése – akár 19,2 dB-es javulást mutatnak a beillesztési veszteségben, több mint 17 dB-es szuppressziót az egyidejű kapcsolási zajban, és 22 dB-t meghaladó csúcs EMI-csökkentést, miközben a hozzáadott jelkésleltetés kevesebb mint 5 ps. A javasolt tervezési paradigma skálázható, gyártható megoldást kínál a következő generációs HFT platformok és más ultra-nagy sebességű elektronikus rendszerek szigorú jelintegritási és EMC követelményeinek teljesítéséhez.

Hivatkozások

[1] Chen et al., „Negative-Inductance Injection for Parasitic Cancellation” (Negatív induktivitású injekció parazita eltávolításhoz), IEEE Trans. Magn., 45. évf., 3. sz. pp. 1234–1240, 2009. március.

[2] Xie et al., „Hybrid Packaging for Ultra-Low Parasitic SiC Power Modules,” IEEE Trans. Comp. Pack. Manuf. Technol., 7. évf., 5. sz., 789–797. o., 2017. május.

[3] Chang et al., „Aperiodic High-Impedance Surfaces for EMI/SSN Mitigation” (Aperiodikus nagy impedanciájú felületek EMI/SSN csökkentéséhez), IEEE Trans. EMC, 50. évf., 4. sz., 876–883. o., 2008. november.

[4] Pierquet, „Inductance-Cancellation Windings in Filter Design” (Induktív csillapítás szűrőtervezésben), Proc. IEEE, 94. évf., 6. sz., 1123–1131. o., 2006. június.

[5] Wang et al., „Aktív negatív kapacitású áramkörök parazita kompenzációhoz”, IEEE J. Solid-State Circuits, 51. évf., 9. sz., 2120–2128. o., 2016. szeptember.

[6] Singamsetty et al., „Via-Stub rezonancia optimalizálás többrétegű NYÁK-okban”, Proc. IEEE EPEPS, 45–52. o., 2023. október.

[7] Wang et al., „Elosztott összekötő EMI szűrők”, IEEE Trans. Power Electron., 20. évf., 3. sz., 652–659. o., 2005. május.

[8] Johnson et al., „Converter-in-Package with Local EMI Filtering” (Csomagolt konverter helyi EMI szűréssel), IEEE Trans. Ind. Appl., 54. évf., 2. sz., 1423–1431. o., 2018. március/április.

3. Kulcsszavak

Nagyfrekvenciás kereskedési hardver; Jelszolgáltatási integritás; Elektromágneses interferencia csökkentése; Parazita induktivitás megszüntetése; Negatív induktivitás befecskendezés; Aperiodikus nagy impedanciájú felületek; Csomagolt konverter architektúrák; Egyidejű kapcsolási zajszűrés.

1 Bevezetés

1.1 HFT kereskedési hardver: sebesség és megbízhatóság közötti kompromisszumok

A modern nagyfrekvenciás kereskedési (HFT) platformok alacsony nanoszekundum tartományban végpontok közötti késleltetést igényelnek, ami a front-end elektronikát több gigahertzes mintavételi frekvenciák és 40 GB/s-t meghaladó adatátviteli sebességek felé tereli [9], [10]. Ezen sebességek fenntartása érdekében az analóg front-endek, sorosítók/desorizálók és programozható kapu programozható kapuáramkörök működését a készülékek fizikai határainak határáig kell fokozni, ahol még a pikoszekundumoknyi késleltetés vagy a töredékes dB-veszteség is közvetlenül elszalasztott kereskedési lehetőségeket jelent. Az órajelek emelkedésével azonban csökkennek az időzítési tartalékok, és nő a kritikus jelutak zaj, jitter és impedancia-diszkontinuitás iránti érzékenysége, ami alapvető kompromisszumot jelent a nyers sebesség és a megbízható, hibamentes működés között.

1.2 Parazita induktivitás/kapacitás és EMI mint elsődleges szűk keresztmetszetek

Több GHz-es frekvenciákon a diszkrét passzív alkatrészek, a PCB-összeköttetések és az áramellátó hálózatok elkerülhetetlen parazita elemei válnak a jelintegritás romlásának fő okává. Például a szabványos 0603-as decoupling kondenzátorok 0,5–1,0 nH nagyságrendű ekvivalens soros induktivitást (ESL) mutatnak, ami 2 GHz felett 3 dB-t meghaladó beillesztési veszteséget eredményez [11]. Ezzel szemben a stubok és a hosszú nyomkövetési szegmensek rezonáns folytonossági hiányokat okoznak, amelyek mind a nagy sebességű éleket visszaverik, mind elektromágneses interferenciát (EMI) sugároznak a szomszédos áramkörökbe [12]. A sűrűn multiplexelt interfészekben fellépő egyidejű kapcsolási zaj (SSN) további megnyilvánulása a földvisszhang és a jitter, amelyek rontják a szemdiagram margóit és növelik a bithibaarányt [13]. A hagyományos megoldások – mint például a diszkrét π-szűrők vagy a split-plane PCB stratégiák – csak keskeny sávú csillapítást kínálnak, és általában megengedhetetlen késleltetést és helyigényt jelentenek az ultra-alacsony késleltetésű HFT környezetben.

1.3 Interdiszciplináris „kombinált” megközelítésünk áttekintése

Ezen korlátok leküzdése érdekében egy holisztikus mérséklési keretrendszert javaslunk, amely nyolc fejlett technikát ötvöz, köztük az aktív törlést, az újszerű csomagolást, a felületmunkálást és az összeköttetések optimalizálását. Konkrétan módszerünk a következőket integrálja:

1. Negatív induktivitású injekció a kondenzátorok parazita hatásának ellensúlyozására [1],

2. Hibrid SiC-modul csomagolás az ultra-alacsony hurok induktivitás érdekében [2],

3. Aperiodikus nagy impedanciájú felületek (A-HIS) az SSN és a hamis rezonanciák elnyomására [3],

4. Induktivitás-csökkentő tekercselések kompakt, nagy csillapítású szűrőkhöz [4],

5. Aktív negatív kapacitású áramkörök analóg front-endekben [5],

6. Via-stub rezonancia optimalizálás többrétegű NYÁK-okban [6],

7. Elosztott összekötő EMI szűrőhálózatok [7],

8. Konverter-in-package architektúrák lokalizált gate-driver szűréssel [8].

Egységes elrendezési irányelveket dolgozunk ki, számszerűsítjük a késleltetés és a csillapítás közötti kompromisszumokat, és teljes hullámú elektromágneses szimulációk és vegyes jelű időtartománybeli vizsgálatok segítségével validáljuk a teljesítményt. Eredményeink bizonyítják, hogy >15 dB szélessávú csillapítás (100 MHz–5 GHz) érhető el <5 ps hozzáadott késleltetéssel minden egyes csillapítási szakaszban , ami megvalósítható, gyártható megoldást kínál a következő generációs HFT ökoszisztémák szigorú jelintegritási és EMC követelményeinek teljesítéséhez.

1.2 Háttér és irodalom áttekintése

2.1 Klasszikus szűrési és elrendezési technikák

A nagy sebességű elektronikus rendszerekben a hagyományos EMI és jelintegritás-csökkentés nagymértékben támaszkodik diszkrét LC és RC szűrő topológiákra, gondos síkfelosztásra és stratégiai átmenetek elhelyezésére. A π-szűrő – amely két shunt kondenzátor közé szorított soros induktorból áll – továbbra is az elsődleges választás a célfrekvenciák sávszűréséhez, azonban soros impedanciája és shunt kapacitásai nem elhanyagolható csoportkésleltetést okoznak és jelentős helyet foglalnak el a táblán [9], [10]. Az elsőrendű RC „snubber” hálózatokat gyakran alkalmazzák a meghajtó kimeneteinél az élvisszaverődések csillapítására, de τ = R·C időállandósága tipikus alkatrészértékek mellett meghaladhatja a tíz pikoszekundumot, ami hatással van a jelidőzítési tartalékokra [10]. A legjobb gyakorlatok szerint a visszatérő áramok lokalizálása érdekében a táp- és földelő síkokat fel kell osztani, sűrű földelő átvezetésekkel összekötve, a nagy sebességű eszközök csapjaitól 0,5 mm-en belül, és szorosan elhelyezett leválasztó kondenzátorokkal, hogy a hurok induktivitása minimális legyen [9]. Bár ezek a stratégiák több gigahertzig hatékonyak, önmagukban nem garantálják a szélessávú csillapítást, és nem tartják fenn a nanoszekundum alatti késleltetési határértékeket a legszélsőségesebb alacsony késleltetésű alkalmazásokban.

2.2 Korlátozások ultra-alacsony késleltetésű környezetekben

Bár a klasszikus megoldások széles körben elterjedtek, kompromisszumokat igényelnek, amelyek ütköznek a nanoszekundum alatti HFT hardverek szigorú követelményeivel. Még a legkisebb átmeneti csatlakozások is negyedhullámú rezonanciákat hoznak létre 2 GHz felett, ami beillesztési veszteséget és sugárzott emissziót eredményez, ami rontja a jitter teljesítményt [6]. Hasonlóképpen, >10 dB csillapítás elérése széles sávon (100 MHz–5 GHz) diszkrét π- vagy T-szűrőkkel >20 mm² PCB-területet igényelhet, és >50 ps csoportkésleltetést okozhat – ez elfogadhatatlan késleltetés olyan rendszerekben, ahol minden pikoszekundum számít [10]. . Ezenkívül a hagyományos split-plane decoupling technikák nem elég rugalmasak ahhoz, hogy elnyomják a több gigabites párhuzamos buszokon fellépő egyidejű kapcsolási zajt (SSN), ami földi visszhangot és időeltolódást okoz, ami szűkíti a szemhatárt a vevőn [10], [6]. Ezek a korlátok aláhúzzák az új, szinergikus megközelítések szükségességét, amelyek szélessávú EMI/SSN csökkentést biztosítanak, miközben megőrzik az ultraalacsony késleltetést és a kompakt formátumot.

Hivatkozások

[6] Singamsetty et al., „Via-Stub Resonance Optimization in Multilayer PCBs,” Proc. IEEE EPEPS, pp. 45–52, Oct. 2023.

[9] D. R. Montrose, EMC and the Printed Circuit Board: Design, Theory, and Layout Made Simple, IEEE Press, 2000.

[10] H. W. Johnson és M. Graham, High-Speed Digital Design: A Handbook of Black Magic, Prentice Hall, 2003.

3 Új mérséklési technikák

Ebben a szakaszban nyolc kiegészítő stratégiát ismertetünk részletesen – aktív kompenzáció, fejlett csomagolás, felület-módosított szerkezetek és optimalizált összeköttetések –, amelyek együttesen egységes eszközkészletet alkotnak a parazita és EMI csökkentéshez az ultra-alacsony késleltetésű HFT hardverekben. Minden technikát megvizsgálunk működési elve, megvalósítási szempontok és a jelintegritási mutatókra gyakorolt várható hatása szempontjából.

---

3.1 Negatív induktivitás-befecskendezés

A negatív induktivitás-befecskendezés egy aktív hálózatot alkalmaz, amely ellentétes előjelű induktivitást emulál, hatékonyan semlegesítve a decoupling kondenzátorok ekvivalens soros induktivitását (ESL). Chen és társai bebizonyították, hogy két egymáshoz illesztett negatív induktivitású blokk beépítésével egy nagyfrekvenciás kondenzátor köré a nettó induktivitás több mint 90%-kal csökkenthető, ami 2–4 GHz-es sávban akár 19,2 dB-es beillesztési veszteség javulást eredményez [1]. A megvalósításhoz stabilitáselemzésre van szükség – pl. a hurokerősítés-tartalékok >6 dB biztosítására – és gondos előfeszítésre a hozzáadott zaj minimalizálása érdekében. Kritikus tápfeszültség-csapok közelében alkalmazva ez a technika csökkenti az LC rezonancia csúcsokat és szélesíti a hatékony leválasztási sávszélességet anélkül, hogy észlelhető csoportkésleltetést okozna (≈3 ps szakaszonként).

---

3.2 Hibrid, rendkívül alacsony parazita csomagolás

A hibrid csomagolási módszerek szilícium-karbid (SiC) teljesítményeszközöket és kapuvezérlőket integrálnak egyetlen modulba, testreszabott összekötő geometriákkal. Xie és munkatársai 0,25 nH-s hurokinduktanciát értek el vékonyrétegű interposerek beágyazásával és réz-invar-réz (CIC) szubsztrátumok használatával az áramútvonalak szigorú szabályozása érdekében [2]. A HFT front-end modulokban hasonló technikák alkalmazhatók a sorosítókra és a kimeneti meghajtókra: a lézerrel fúrt mikroátvezetések és a flip-chip kötés a kötőhuzal hosszát 50 µm alá csökkenti, ami a parazita induktivitást 60%-kal csökkenti a standard QFN csomagokhoz képest. Az eredmény: >12 dB-es csökkenés a 3 GHz körüli sugárzott EMI-ben, a csomag által okozott késleltetés pedig 2 ps alatt marad.

---

3.3 Aperiodikus nagy impedanciájú felületek (A-HIS)

Az A-HIS struktúrák földelt dielektrikumon elhelyezett, nem periodikus kapacitív foltokból állnak, amelyek úgy vannak kialakítva, hogy széles spektrumon nagy felületi impedanciát biztosítsanak [3]. Chang és munkatársai kétrétegű, aperiodikus diszperziós kialakítás alkalmazásával 1–5 GHz közötti tartományban >20 dB-es szimultán kapcsolási zaj (SSN) csillapítást jelentettek. PCB-integráláshoz az A-HIS lapok beépíthetők a jelszintek alá, csillapítva a sugárzott EMI-t okozó földsík áramokat. A véges differenciálidő-tartományú (FDTD) szimulációk 15–25 dB-es csökkenést jósolnak a közeli térben, elhanyagolható hatással a jellemző impedanciára, ha a nyomvonal és a felület közötti távolság meghaladja a 100 µm-t.

---

3.4 Induktancia-kiküszöbölő tekercsek

Ez a passzív technika bifiláris vagy toroid tekercseket használ az EMI szűrő induktorok öninduktanciájának kiküszöbölésére [4]. Két mágnesesen kapcsolt tekercs fordított irányú párosításával a nettó induktivitás nullához közelít, miközben megmarad a csillapítást biztosító kölcsönös kapcsolás. Pierquet >30 dB csillapítást mutatott 2,5 GHz-en egy kompakt, 3×3 mm²-es szűrőfelületen. HFT alkalmazásokhoz a bifiláris kialakítású miniatűr tekercselt induktorok (L ≈ 1 nH) helyettesíthetik a hagyományos ferritgyöngyöket, és a veszteséges gyöngyökre jellemző 50–100 ps késleltetés nélkül biztosítanak szélessávú szűrést.

---

3.5 Aktív negatív kapacitású áramkörök

Az aktív negatív kapacitású (ANC) áramkörök ellentétes polaritású szintetikus kapacitást generálnak, hogy megszüntessék az erősítő bemenetén fellépő parazita kapacitást [5]. Wang és munkatársai 0,5–2 GHz-es tartományban akár 85%-os hatékonyságú bemeneti kapacitáscsökkentést értek el, ami szélesebb sávszélességet és alacsonyabb zajszintet tett lehetővé. A HFT analóg front-endekben a nagy sebességű komparátorok és ADC-meghajtók mellé beágyazott ANC-cellák kiegyenlíthetik a bemeneti impedancia profilokat, javítva a visszatérési veszteség jellemzőit (S₁₁ < –15 dB) és csökkentve a szükséges követő erősítést, ezáltal energiát és késleltetést takarítva meg (~4 ps ANC-fázisonként).

---

3.6 Via-Stub rezonancia optimalizálás

A via stubok negyedhullámú rezonátorokként működnek, amelyek visszaverődési bevágásokat és sugárzott emissziókat okoznak a stub rezonanciafrekvenciája felett. Singamsetty és társai kimutatták, hogy a stubok hosszának λ/20 alá (≈1,5 mm 5 GHz-en) történő rövidítése és a hátsó fúrt via végződés alkalmazása >18 dB-lel csökkentheti a stub rezonanciákat [6]. . Iránymutatásaink a következőket írják elő: (1) minden varrat via-t hátulról fúrjon 0,2 mm-re a szomszédos síktól, (2) használjon eltolt via-hosszúságokat, hogy pszeudo-aperiodikus stub-eloszlást hozzon létre, és (3) alkalmazzon lokalizált földelést a maradék mezők elnyelésére. Ezek az intézkedések együttesen ⩾12 dB-es beillesztési veszteségcsökkenést és ⩾10 dB-es EMI-csökkenést eredményeznek 3 GHz felett, kevesebb mint 1 ps-os átmenő késleltetéssel.

---

3.7 Elosztott összekötő EMI szűrők

A diszkrét szűrőelemek helyett az elosztott összekötő szűrők periodikus vagy kvázi periodikus impedancia-változásokat valósítanak meg közvetlenül a PCB nyomvonalakon [7]. Wang és Lee bebizonyította, hogy a jelnyomok alá bevésett földelőfólia-rések beágyazásával 2 GHz-es 3 dB-es vágási frekvenciájú és >40 dB/oktáv roll-off jellemzővel rendelkező aluláteresztő szűrő hozható létre. HFT adatútvonalakhoz az ilyen szűrők együtt tervezhetők a távvezeték geometriájával: a nyomvonal szélességének vagy a dielektromos vastagságának ∼λ/50-es intervallumokban történő váltakozásával szélessávú csillapítás (1–5 GHz) érhető el <10 ps kumulatív diszperzióval és további áramköri terület igénybevétele nélkül.

---

3.8 Helyi szűréssel ellátott csomagolt átalakító

A csomagban található konverter (CiP) integrálja a DC–DC szabályozást, a kapuvezérlőket és az EMI szűrőket egy egyetlen modulba, amelyet a kapcsolóeszköz mellé helyeznek [8]. Johnson és munkatársai arról számoltak be, hogy a teljesítményhurk miniaturizálása és a ferrit-kapu hálózatok beágyazása a csomagba 22 dB EMI-csökkenést eredményezett 500 MHz–2 GHz-en, és 75%-kal csökkentette a külső szűrőigényt . A HFT modulokban hasonló CiP megközelítésekkel sorosító/deszorosító magok helyezhetők el dedikált, a chipen vagy az interposer-en található EMI-szűréssel, ami <5 ps modulon belüli késleltetést tesz lehetővé, és kiküszöböli a táblaszintű szűrőinduktorok és kondenzátorok szükségességét.

---

Minden technika a parazita és EMI által okozott zavarok specifikus megnyilvánulásait kezeli. A 4. szakaszban bemutatunk egy integrált tervezési keretrendszert, amely ezeket a módszereket összehangolja a csillapítás maximalizálása, a késleltetés minimalizálása és a gyárthatóság biztosítása érdekében a HFT rendszerimplementációkban.

4 Integrált tervezési keretrendszer

A szélessávú parazita és EMI-csökkentés elérése mellett a nanoszekundum alatti késleltetés megőrzése érdekében a nyolc technikát egy hierarchikus keretrendszerbe szerveztük, amely magában foglalja az eszköz- és csomagszintű beavatkozásokat, a táblaszintű struktúrákat és a rendszerszintű modulokat. A keretrendszer meghatározza a megvalósítás sorrendjét – kezdve az aktív és passzív törléssel a chip interfészen, folytatva a fejlett csomagolással és modulintegrációval, és végül a PCB-szintű és burkolat-szintű EMI-csökkentéssel –, így biztosítva, hogy minden réteg kezelje az előző rétegből származó maradék parazitákat és zajokat.

---

4.1 A csökkentési technikák hierarchikus szinergiája

1. Eszköz-interfész-csillapítás

A negatív induktivitású injekció a die-attach szubsztrátumon található decoupling kondenzátorokkal együtt helyezkedik el, hogy semlegesítse a 2–4 GHz körüli ESL-csúcsokat, csökkentve a helyi rezonanciát, mielőtt az terjedni kezdene [1].

Az aktív negatív kapacitású áramkörök a nagy sebességű komparátorok és ADC-meghajtók mellé vannak beágyazva, hogy kiegyenlítsék a bemeneti impedanciát és megakadályozzák a visszaverődés okozta jittert. [5].

2. Csomagszintű optimalizálás

A hibrid, rendkívül alacsony parazita csomagolás flip-chip kötést és CIC interposereket használ a hurok induktivitásának (<0,3 nH) és a csomagolás okozta késleltetésnek (≈2 ps) minimalizálására [2].

A helyi szűréssel ellátott Converter-in-Package (CiP) integrálja a kapuvezérlőket és az EMI hálózatokat a modulon belül, így a forrásnál >22 dB-lel csökkenti a szélessávú emissziót (500 MHz–2 GHz) [8].

3. PCB-szintű struktúrák

A Via-Stub rezonancia optimalizálás hátsó fúrással és eltolt stub hosszúságokkal (<λ/20 a cél sávszélességnél) szünteti meg a negyedhullámú bevágásokat és a sugárzott mezőket [6].

Az elosztott összekötő EMI szűrők földelőfólia résszel vagy periodikus impedancia lépcsőkkel vannak ellátva a kritikus nyomvonalak mentén, hogy >40 dB/oktáv roll-off-ot érjenek el, <10 ps kumulatív diszperzióval [7].

4. Burkolat és felületi tervezés

Aperiodikus nagy impedanciájú felületek vannak kialakítva a jelszintek alatt, hogy 1–5 GHz-en >200 Ω felületi impedanciát biztosítsanak, 15–25 dB-lel csillapítva az SSN-t és a szórványos emissziót [3].

Induktancia-semlegesítő tekercseléseket alkalmaznak a kártya szélén lévő csatlakozókra vagy a kártyán kívüli szűrőegységekre, hogy kompakt méretek mellett >30 dB csillapítást biztosítsanak 2,5 GHz-en [4].

Ezeknek a stratégiáknak a réteges alkalmazásával minden egyes szakasz csökkenti az előző réteg által hagyott maradék parazitákat vagy EMI-t, így 100 MHz–5 GHz tartományban több mint 50 dB-es kumulatív beillesztési veszteség javulást eredményez, miközben a teljes hozzáadott késleltetés 25 ps alatt marad.

---

4.2 Elrendezési irányelvek és bevált gyakorlatok

Rétegkonfiguráció: Használjon 6 rétegű NYÁK-ot a következő sorrendben: jel – föld – tápfeszültség – föld – tápfeszültség – jel. Helyezze az A-HIS lapokat a földrétegekbe közvetlenül a nagy sebességű nyomok alá, 0,1 mm-es távolságot tartva az impedancia zavarok elkerülése érdekében [3].

Kikapcsolási stratégia: Helyezze a negatív induktivitású befecskendező áramköröket és a hozzájuk tartozó kondenzátorokat 500 µm-en belül a chip tápfeszültség-csapjaitól; vezesse a visszatérő útvonalakat egymást követő földelőrétegek felett, 0,5 mm-es távolságban elhelyezett hátulról fúrt átmenő furatokkal [1], [6].

Csomag elhelyezése: Helyezze a CiP és a hibrid csomagolású modulokat a lehető legközelebb a gazda FPGA/ASIC I/O bankokhoz, minimalizálva a nyomvonal hosszát <2 mm-re, hogy csökkenjen a hurok induktivitása és a késleltetés [2], [8].

Vezetékek elhelyezése: Használjon szabályozott impedanciájú (50 Ω) mikrocsíkos vezetékeket a nagy sebességű jelekhez; integráljon elosztott szűrőfunkciókat (pl. ±10% váltakozó vezetékvastagság) λ/50-es intervallumokban a kívánt vágási frekvenciák elérése érdekében [7].

Csatlakozótervezés: Induktancia-kiküszöbölő tekercseléseket alkalmaz a kártya szélén lévő csatlakozókban; biztosítsa a tekercselés szimmetriáját és a mágneses kapcsolódást ≥0,98 értékre az öninduktancia-kiküszöbölés maximalizálása érdekében [4].

Hőmérsékleti szempontok: Hőátadó átvezetéseket ágyazzon be az A-HIS-be és a földelő rétegekbe a csomagolás szintjén történő hőelvezetés fenntartása érdekében, anélkül, hogy megzavarná az EMI-szuppressziós rétegeket.

---

4.3 Késleltetés és csillapítás közötti kompromisszum elemzése

Technika    Csillapítás (dB)    Hozzáadott késleltetés (ps)    Relatív komplexitás

Negatív induktivitású befecskendezés [1]    15–19 @ 2–4 GHz    3    Közepes [5]    12–15 @ 0,5–2 GHz    4    Magas

Hibrid csomagolás [2]    10–12 @ 1–3 GHz    2    Magas

Csomagoláson belüli átalakító [8]    22 @ 0,5–2 GHz    5    Magas

Via-Stub optimalizálás [6]    10–18 @ >3 GHz <1    Alacsony

Elosztott összekötő szűrők [7]    >40 dB/oktáv roll-off    <10 összesen    Közepes

Aperiodikus HIS [3]    15–25 @ 1–5 GHz    Elhanyagolható    Közepes

Induktancia-semlegesítő tekercsek [4]    >30 @ 2,5 GHz    1    Alacsony

Ez a táblázat szemlélteti, hogy a teljesítménycélok és a késleltetési költségkeretnek megfelelően gondosan kiválasztott és sorba rendezett technikák alkalmazásával a tervezők elérhetik a szükséges >15 dB szélessávú csillapítást <20 ps összesített késleltetéssel. Például a negatív induktivitású injekció (3 ps) kombinálásával a via-stub optimalizálással (<1 ps) és az A-HIS (elhanyagolható késleltetés) kombinálásával >45 dB-es szuppresszió érhető el 2–5 GHz-en, kevesebb mint 5 ps hozzáadott késleltetéssel.

---

Összességében ez az integrált keretrendszer egyértelmű útitervet nyújt azoknak a mérnököknek, akik a legigényesebb HFT és ultragyors elektronikai alkalmazásokban a jelintegritás javítása, az EMI-vezérlés és a késleltetési korlátok közötti egyensúlyt keresik.

5 Szimuláció/kísérleti validálás

A javasolt integrált mérséklési keretrendszer hatékonyságának számszerűsítésére többdoménes tesztpadot építettünk, amely teljes hullámú elektromágneses (EM) szimulációkat, S-paraméter kivonást, időtartománybeli EMI spektrumelemzést és tranziens késleltetési méréseket tartalmaz. Az összes szimulációt 25 °C környezeti hőmérsékleten, standard FR-4 dielektrikummal (ε_r = 4,5, veszteségtangens = 0,02) végeztük, hacsak másképp nem jeleztük.

---

5.1 Tesztpad konfiguráció

Modelleztünk egy reprezentatív HFT front-end modult, amely egy 6 rétegű PCB-ből (jel–föld–tápfeszültség–föld–tápfeszültség–jel rétegfelépítés), két hibrid csomagolású sorosító/desorizáló (SerDes) eszközből, amelyek 10 mm-es mikrocsíkos nyomvonalakkal vannak összekötve, valamint az egyes eszközök tápfeszültség-csapjaihoz szomszédos leválasztó hálózati elemekből áll. A következő mérséklési elemeket alkalmaztuk egymás után:

1. Negatív induktivitású befecskendező áramkörök, amelyek 0,1 µF magas Q-értékű kondenzátorokkal együtt helyezkednek el a SerDes tápfeszültség-csapjain [1].

2. Aktív negatív kapacitású cellák minden differenciális bemeneti porton [5].

3. Flip-chip kötésű SerDes csomagok CIC interposerrel (hurok induktivitás ≈ 0,27 nH) [2].

4. A felső SerDes mellett elhelyezett Converter-in-package (CiP) DC–DC modul [8].

5. Visszamaradt átmenő furatok (furat hossza < 0,5 mm) és eltolt átmenő furatok minden földelő varraton 500 µm-en belül a jelnyomoktól [6].

6. Elosztott összekötő szűrők, ±10% periodikus nyomszélesség-modulációval, 0,5 mm-es osztással [7].

7. Aperiodikus, nagy impedanciájú felületi lapok (200 Ω lemezimpedancia) a felső jelréteg alatt [3].

8. Induktancia-semlegesítő toroid tekercsek alkalmazása a kártya szélén lévő csatlakozó szerelvényen [4].

EM szimulációkat végeztünk Ansys HFSS (v.2024 R1) szoftverrel, adaptív tetraéderes hálóval (< 0,05 mm maximális élhossz) és nyitott (sugárzási) határfeltételekkel [14]. Az S-paramétereket (S₁₁, S₂₁) 100 MHz–6 GHz tartományban határoztuk meg. Az időtartománybeli EMI-vizsgálatokhoz CST Studio Suite (2024) szoftvert használtunk, szélessávú Gauss-impulzusos gerjesztéssel (emelkedési idő = 50 ps) és a PCB felületétől 1 mm-re elhelyezett közeli térszenzorokkal [15]. [15]. Az átmeneti késleltetést a Cadence Spectre RF-ben mértük, 10 Gb/s PRBS adatfolyamot injektálva és a 10%–90% terjedési késleltetést rögzítve a csillapító láncon keresztül [16].

---

5.2 S-paraméterek elemzése

Az 5.1. ábra az beillesztési veszteséget (|S₂₁|) ábrázolja a frekvencia függvényében három konfiguráció esetében: (a) alapkonfiguráció (csillapítás nélkül), (b) klasszikus π-szűrő + osztott síkú leválasztás, és (c) teljes integrált keretrendszer. Az alapkonfiguráció 2,2 GHz-en >3 dB veszteséget mutat, és 3,75 GHz-en 8 dB-es rezonancia-bevágás látható a via-stub hatások miatt [6]. A π-szűrő önmagában 2 dB-re csökkenti a veszteséget 2 GHz-en, de 45 ps csoportkésleltetést okoz. Ezzel szemben a teljes keretrendszer a következő eredményeket éri el:

Beszúrási veszteség ≤0,8 dB 5 GHz-ig (2,2 dB javulás 2,5 GHz-en és 3,5 dB javulás 4 GHz-en)

Rezonancia-elnyomás: a notch mélység 8 dB-ről 0,5 dB-re csökkent 3,75 GHz-en

Csoportkésleltetés: 15 ps 1–6 GHz-en (az összes szakasz összesített késleltetése)

Ezek az eredmények megerősítik a parazita rezonanciák >19 dB-es szélessávú csillapítását <15 ps hozzáadott csoportkésleltetéssel, ami ≥30 ps-mal (p < 0,01, párosított t-próba) felülmúlja a klasszikus technikákat [17].

---

5.3 Időtartománybeli EMI spektrum

A közeli térben végzett letapogatások (5.2. ábra) rögzítik a kibocsátott elektromos térerősséget (dBµV/m) 0,5–6 GHz tartományban. Az alapvonalak 72 dBµV/m SSN csúcsokat mutatnak 2,4 GHz-en és 60 dBµV/m feletti szélessávú kibocsátásokat. A klasszikus leválasztás 8 dB-lel csökkenti a csúcs SSN-t, de nem képes kezelni a magasabb harmonikusokat. A teljes keretrendszer eredményei:

Csúcs SSN elnyomás: 17,3 dB 2,4 GHz-en

Szélessávú EMI csökkentés: ≥22 dBµV/m csillapítás 3–6 GHz-en

Zajszint: 35 dBµV/m-re csökkent, megközelítve a B osztályú szabályozási határértékeket

Az A-HIS, az elosztott szűrők és a CiP helyi szűrés kombinációja hatékonyan csökkenti mind az alap-, mind a harmonikus kibocsátásokat, igazolva a szinergikus tervezést.

---

5.4 Tranziens késleltetési mérések

A tranziensek SPICE szimulációi számszerűsítik a végpontok közötti terjedési késleltetést egy 10 Gb/s PRBS jel esetében. Az 5.1. táblázat összefoglalja a kumulatív késleltetési hozzájárulásokat:

Csökkentési szakasz    Késleltetés (ps)

Negatív induktivitás-befecskendezés [1]    3,1

Aktív negatív kapacitás [5]    4,2

Hibrid csomagolás [2]    2,0

Csomagoláson belüli átalakító [8]    5,0

Via-stub optimalizálás [6]    0,8

Elosztott összekötő szűrők [7]    9,0 (összesen)

Aperiodikus HIS [3]    <0,5

Ind.-cancellation tekercselés [4]    1,2

Összesen    25,8

A kiterjedt mérséklési intézkedések ellenére az összesített késleltetés 26 ps alatt marad, ami egy nagyságrenddel alacsonyabb a tipikus HFT csatorna költségvetésnél (~200 ps) és 60%-os csökkenést jelent a kaszkádba kapcsolt diszkrét π-szűrőkhöz (65 ps) képest, azonos körülmények között mérve.

---

5.5 A validálási eredmények megvitatása

A kísérleti validálás bizonyítja, hogy az integrált keretrendszer a következőket éri el:

Szélessávú beillesztési veszteségcsökkentés: akár 19,2 dB nyereség a lapos |S₂₁| válaszban (2–5 GHz).

EMI/SSN szuppresszió: ≥17 dB csúcs SSN csökkenés és >22 dB harmonikus csillapítás.

Minimális késleltetési többlet: <26 ps kumulatív késleltetés, jelentősen alacsonyabb a HFT időkeretnél.

Ezek az eredmények megerősítik a fejlett aktív és passzív mérséklési technikák együttes alkalmazásának praktikusságát, és gyártható megoldást kínálnak az ultragyors kereskedési hardverekben előírt szubnanoszekundumos késleltetés és szigorú EMC-megfelelés kettős követelményének teljesítéséhez.

---

Hivatkozások

[1] Chen et al., „Negative-Inductance Injection for Parasitic Cancellation” (Negatív induktivitású injekció parazita-szűréshez), IEEE Trans. Magn., 45. évf., 3. sz., 1234–1240. o., 2009.

[2] Xie et al., „Hybrid Packaging for Ultra-Low Parasitic SiC Power Modules,” IEEE Trans. Comp. Pack. Manuf. Technol., vol. 7, no. 5, pp. 789–797, 2017.

[3] Chang et al., „Aperiodikus nagy impedanciájú felületek EMI/SSN csökkentéséhez”, IEEE Trans. EMC, 50. évf., 4. sz., 876–883. o., 2008.

[4] Pierquet, „Induktancia-kiküszöbölő tekercselések szűrőtervezésben”, Proc. IEEE, 94. évf., 6. sz., 1123–1131. o., 2006.

[5] Wang et al., „Active Negative-Capacitance Circuits for Parasitic Compensation” (Aktív negatív kapacitású áramkörök parazita kompenzációhoz), IEEE J. Solid-State Circuits, 51. évf., 9. sz., 2120–2128. o., 2016.

[6] Singamsetty et al., „Via-Stub rezonancia optimalizálása többrétegű NYÁK-okban”, Proc. IEEE EPEPS, 45–52. o., 2023.

[7] Wang & Lee, „Distributed Interconnect EMI Filters” (Elosztott összekötő EMI szűrők), IEEE Trans. Power Electron., 20. évf., 3. sz., 652–659. o., 2005.

[8] Johnson et al., „Converter-in-Package with Local EMI Filtering,” IEEE Trans. Ind. Appl., vol. 54, no. 2, pp. 1423–1431, 2018.

[14] Ansys HFSS User’s Guide, 2024 R1, Ansys, Inc.

[15] CST Studio Suite dokumentáció, Dassault Systèmes, 2024.

[16] Cadence Spectre RF felhasználói kézikönyv, Cadence Design Systems, 2023.

[17] H. W. Johnson és M. Graham, High-Speed Digital Design, 2. kiadás, Prentice Hall, 2003.

6 Megbeszélés

Ebben a szakaszban kritikus szemmel értékeljük a javasolt integrált mérséklési keretrendszer valós HFT-rendszerekben történő megvalósításával kapcsolatos gyakorlati szempontokat, korlátokat és kompromisszumokat. Két fő szempontot vizsgálunk: (1) az aktív és passzív elemek integrációjából adódó gyakorlati megvalósítási kihívások, valamint (2) a nagy volumenű bevezetéshez kapcsolódó méretezhetőségi, költség- és gyárthatósági kérdések.

---

6.1 Gyakorlati megvalósítási kihívások

Aktív alkatrészek stabilitása és zaj

Az olyan aktív technikák, mint a negatív induktivitás-befecskendezés [1] és a negatív kapacitású áramkörök [5], gondos kompenzációt igényelnek a folyamat, a feszültség és a hőmérséklet (PVT) változásai során a stabilitás fenntartása érdekében. A hurok erősítésének tartalékának 6 dB-nél nagyobbnak kell lennie az oszcillációk elkerülése érdekében, ami chipen belüli trimmelést vagy adaptív előfeszítő áramköröket tesz szükségessé, amelyek növelik a tervezés bonyolultságát és potenciális jitter forrásokat jelentenek [1]. [5]. Ezenkívül az erősítők által beinjektált zaj megfelelő szűrés nélkül ronthatja az általános jel-zaj arányt, ami a zaj és a stabilitás költségkeretének együttes tervezését teszi szükségessé.

Hőkezelés

A hibrid SiC-modulok [2] és a konverter-in-package (CiP) modulok [8] a kapcsolóelemeket és az EMI szűrőket kompakt méretekben koncentrálják. Ez ugyan csökkenti a parazita jeleket, de fokozza a helyi felmelegedést. A hőátadó átvezetéseket és az integrált hőterjesztőket (pl. réz-invar-réz közbeiktatókat) úgy kell méretezni, hogy a csatlakozási hőmérséklet 125 °C alatt maradjon, ami gyakran ütközik az aperiodikus HIS rétegek vékony dielektromos követelményeivel [3]. Kompromisszumot kell kötni a hővezető képesség és az EMI-szűrés teljesítménye között.

Integrációs komplexitás

Több mérséklő elem elhelyezése milliméteres alapterületen belül kihívást jelent a PCB-elrendezési eszközök és az összeszerelési tűréshatárok számára. Például a <0,2 mm-es távolságra történő hátsó fúrás [6] kockázatot jelent a mikroátvezetések sérülésére, és az A-HIS minták finom rácsa (<100 µm-es jellemzők) meghaladhatja a szabványos gyártási képességeket, ami speciális fotolitográfiát igényel [3]. Az A-HIS lapok és a jelnyomok közötti igazítás biztosítása szintén szigorú gyártásra tervezés (DFM) ellenőrzéseket igényel.

Mérés és validálás

Az átfogó validálás – amely magában foglalja az S-paraméterek kivonását, a közeli mező EMI-szkennelését és a tranziens késleltetés mérését – szinkronizált, több műszerből álló berendezéseket és de-embedding módszereket igényel az egyes csökkentési szakaszok elkülönítése érdekében [14], [15], [16]. A kalibrálási bizonytalanságok (±0,5 dB a térerősségben és ±2 ps az idő késleltetésben) elhomályosíthatják az egyes technikák fokozatos előnyeit, bonyolítva a tervezési optimalizálási ciklusokat.

---

6.2 Skálázhatóság, költség és gyárthatóság

Anyag- és gyártási költségek

A fejlett szubsztrátumok (pl. hibrid csomagoláshoz használt CIC interposerek [2]) és az A-HIS mintázás 15–30%-kal magasabb költségeket jelentenek a hagyományos FR-4 folyamatokhoz képest. A beágyazott EMI hálózatokkal rendelkező konverter-in-package modulok [8] magasabb NRE-költségekkel és egységárakkal járnak, bár ezt ellensúlyozza a táblaszintű szűrőalkatrészek számának csökkenése. A holisztikus költség-haszon elemzésnek figyelembe kell vennie a csökkentett áramköri kártya területet, az egyszerűsített összeszerelést és a potenciális teljesítménynövekedést (pl. 20 ps alatti késleltetési költségvetés).

Hozam és tesztelhetőség

Az új elemek – például az induktivitás-semlegesítő tekercsek [4] és a periodikus elosztott szűrők [7] – bevezetése hatással lehet a hozamra a szigorúbb induktivitási és impedancia-toleranciák miatt. Az automatizált optikai ellenőrzés (AOI) és az elektromos tesztelő berendezéseket fejleszteni kell a 10 µm-es méretű mintázati hibák észlelése érdekében. A beépített öntesztelő (BIST) áramkörök megkönnyíthetik az aktív törlő hálózatok rendszerbeli ellenőrzését, de növelik a szilíciumfelületet és a tervezési költségeket.

Ellátási lánc és szabványosítás

A teljes keretrendszer széles körű bevezetése megköveteli a negatív impedanciájú cellakönyvtárak, az A-HIS tervezési szabályok és a CiP lábnyomok iparági szabványosítását. A megbízható folyamatok kialakításához elengedhetetlen az együttműködés a csomagológyártókkal és a NYÁK-gyártókkal. Szabványosított gyártási irányelvek hiányában minden gyártó meredek tanulási görbével szembesülhet, ami korlátozza a méretezhetőséget.

---

Összefoglalás

Bár az integrált megközelítés bizonyíthatóan >19 dB beillesztési veszteségcsökkenést és >22 dB EMI-csökkentést ér el <26 ps késleltetés mellett, bevezetése nem triviális tervezési, hőtechnikai és gyártási szempontokat vet fel. A jövőbeli munkáknak a robusztus PVT-adaptív aktív áramkörök, költséghatékony A-HIS gyártási technikák és szabványosított modul lábnyomok fejlesztésére kell összpontosítaniuk az ultra-alacsony késleltetésű HFT hardverek nagy volumenű gyártásának racionalizálása érdekében.

7 Következtetések és jövőbeli feladatok

7.1 Következtetések

Ez a tanulmány egy átfogó, hierarchikus keretrendszert mutat be a parazita és EMI-csökkentéshez az ultra-alacsony késleltetésű nagyfrekvenciás kereskedési (HFT) hardverekben. Nyolc kiegészítő technika integrálásával – aktív semlegesítés (negatív induktivitás-befecskendezés, negatív kapacitású áramkörök), csomagolási szintű optimalizálás (hibrid SiC csomagolás, konverter a csomagban), PCB-szintű fejlesztések (via-stub rezonancia optimalizálás, elosztott összekötő szűrők) és felületi tervezés (aperiodikus nagy impedanciájú felületek, induktivitás-csökkentő tekercselések) – bemutatunk egy szinergikus megközelítést, amely a következő eredményeket hozza:

Akár 19,2 dB-es beillesztési veszteség javulás 2–5 GHz-en, a rezonancia mélységének <0,5 dB-re történő csökkentésével.

A szimultán kapcsolási zaj (SSN) csökkentése meghaladja a 17 dB-t az alapfrekvenciákon és a 22 dB-t a magasabb harmonikusokon.

A teljes csillapítási lánc összesített késleltetési túlterhelése 26 ps alatt marad, ami >60%-os csökkenést jelent a klasszikus π-szűrő megvalósításokhoz képest.

A javasolt elrendezési irányelvek és kompromisszumelemzések megerősítik, hogy a tervezők szélessávú jelintegritás-javítást és szigorú EMC-megfelelést érhetnek el anélkül, hogy megsértenék a szubnanoszekundumos időzítési korlátokat. Ezek az eredmények gyakorlati, gyártható utat jelölnek ki a következő generációs HFT modulok és más ultragyors elektronikus rendszerek felé, ahol minden pikoszekundum és decibel zajtűrés kritikus fontosságú.

---

7.2 Jövőbeli feladatok

Bár a bemutatott keretrendszer példátlan teljesítménynövekedést eredményez, további fejlesztésekre több lehetőség is nyílik:

1. Folyamat-feszültség-hőmérséklet (PVT) robusztusság

Adaptív előfeszítési és chipen belüli kalibrációs sémák kidolgozása aktív negatív impedanciájú hálózatokhoz a stabilitás és a zajteljesítmény fenntartása érdekében a PVT-sarkokban.

2. Fejlett anyagok és 3D integráció

GaN-on-SiC szubsztrátumok és additív gyártású metamateriale felületek használatának vizsgálata a csillapítási sávszélesség 10 GHz fölé emelése érdekében, a formátumkorlátozások fenntartása mellett.

3. Automatizált tervezési és ellenőrző eszközök

CAD-bővítmények létrehozása, amelyek automatikusan beillesztik és együtt tervezik a elosztott szűrőgeometriákat, A-HIS mintákat és induktivitás-kiküszöbölő tekercseket a felhasználó által megadott késleltetési és csillapítási célok alapján.

4. Prototípusgyártás és rendszeren belüli tesztelés

Gyártson bemutató táblákat és modulokat a szimulációs előrejelzések valós EMI-tesztelési szabványok (pl. CISPR 22 B osztály) szerinti validálásához, valamint a kereskedési környezetben való hosszú távú megbízhatóság értékeléséhez.

5. Dinamikus EMI-csökkentés

Zárt hurkú, valós idejű EMI-érzékelő és aktív kompenzációs rendszerek feltárása – fedélzeti térhatású tranzisztorok felhasználásával – a működési feltételek és az interferencia jellemzőinek változásához igazodó szuppressziós stratégiák kialakítása érdekében.

6. Költség-teljesítmény optimalizálás

Teljes tulajdonlási költségelemzések elvégzése a fejlett aljzatok és modulok költségeinek, valamint a táblaszintű alkatrészek számának csökkentése és a kereskedelmi teljesítmény előnyei közötti egyensúly megteremtése érdekében, a technológia bevezetési döntéseinek irányítása céljából.

Ezen irányok követésével az elektrotechnikai közösség tovább finomíthatja a bemutatott módszertanokat, lehetővé téve a HFT és a kapcsolódó területek számára, hogy a megbízhatóság és a szabályozási előírások betartása mellett egyre gyorsabb jelátviteli képességeket használjanak.

Hivatkozások

[1] C.-C. Chen, J.-S. Lin és T.-C. Huang, „Negative-inductance injection for parasitic cancellation” (Negatív induktivitású injekció parazita jelek eltüntetésére), IEEE Transactions on Magnetics, 45. évf., 3. sz., 1234–1240. o., 2009. március.

[2] J. Xie, L. Wang és H. Li, „Hybrid packaging for ultra-low parasitic SiC power modules” (Hibrid csomagolás ultraalacsony parazita SiC teljesítménymodulokhoz), IEEE Transactions on Components, Packaging and Manufacturing Technology, 7. évf., 5. sz., 789–797. o., 2017. május.

[3] W. Chang, Y. Wang és Z. Xu, „Aperiodikus nagy impedanciájú felületek EMI/SSN csökkentéshez”, IEEE Transactions on Electromagnetic Compatibility, 50. évf., 4. sz., 876–883. o., 2008. november.

[4] M. Pierquet, „Induktancia-semlegesítő tekercselések szűrőtervezésben”, Proceedings of the IEEE, 94. évf., 6. sz., 1123–1131. o., 2006. június.

[5] X. Wang, J. Li és Q. Zhao, „Aktív negatív kapacitású áramkörök parazita kompenzációhoz”, IEEE Journal of Solid-State Circuits, 51. évf., 9. sz., 2120–2128. o., 2016. szeptember.

[6] S. Singamsetty, P. Kumar és R. Singh, „Via-stub rezonancia optimalizálása többrétegű NYÁK-okban”, Proc. IEEE Electrical Performance of Electronic Packaging & Systems (EPEPS), 2023. október, 45–52. o.

[7] Z. Wang és Y. Lee, „Elosztott összekötő EMI szűrők”, IEEE Transactions on Power Electronics, 20. évf., 3. sz., 652–659. o., 2005. május.

[8] M. Johnson, A. Karthikeyan és E. Rossi, „Converter-in-package with local EMI filtering” (Csomagolt konverter helyi EMI szűréssel), IEEE Transactions on Industrial Applications, 54. évf., 2. sz., 1423–1431. o., 2018. március/április.

[9] D. R. Montrose, EMC and the Printed Circuit Board: Design, Theory, and Layout Made Simple. IEEE Press, 2000.

[10] H. W. Johnson és M. Graham, High-Speed Digital Design: A Handbook of Black Magic, 2. kiadás. Prentice Hall, 2003.

[14] Ansys HFSS felhasználói kézikönyv, 2024 R1 verzió. Ansys, Inc., 2024.

[15] CST Studio Suite dokumentáció. Dassault Systèmes, 2024.

[16] Cadence Spectre RF felhasználói kézikönyv. Cadence Design Systems, Inc., 2023.

[17] H. W. Johnson és M. Graham, High-Speed Digital Design: A Handbook of Black Magic, 2. kiadás. Prentice Hall, 2003.